LAPORAN AKHIR PERCOBAAN 2 M3




1. Jurnal
[Kembali]

 











2. Alat dan Bahan [Kembali]

1. Module D’Lorenzo

Gambar 2.1 Module D’Lorenzo


2. Jumper


Gambar 2.2 Jumper




3. Rangkaian Simulasi [Kembali]






Rangkaian Percobaan 2a




Rangkaian Percobaan 2b





    

4. Prinsip Kerja Rangkaian [Kembali]

 
PERCOBAAN 2a
Pada percobaan 2a, digunanakan rangakain counter asinkronus dengan 6 buah saklar SPDT yang berfungsi sebagai input dan 2 buah IC, yaitu IC 74LS90 dan IC 7493. IC 74LS90 terdiri dari 6 input dan 4 output dimana 2 di antaranya dihubungkan ke clock dan 4 lainnya dihubungkan ke power. Kaki CKA dan CKB dihubungkan ke clock, kaki R0(1) dihubungkan ke B0, kaki R0(2) dihubungkan ke B1, kaki R9(1) dihubungkan ke B2 dan kaki R9(2) dihubungkan ke B3 dari saklar SPDT.  Sedangkan, IC 7493 memiliki 4 inputan dimana 2 di antaranya ke power dan 2 input lainnya terhubung ke clock. Kaki CKA dan CKB dihubungkan ke clock, bagian R0(1) dihubungkan ke B4, dan untuk R0(2) dihubungkan ke B5. Kedua IC ini bersifat fall time (aktif low) dimana dia akan aktif saat diberi inputan berupa 0. Sesuai dengan jenis rangkaian ini, output yang dihasilkan akan berubah-ubah dari kondi 0 ke 1 atau 1 ke 0. Pada rangkaian ini,input CKA hanya memengaruhi output QA dan QB, sementara CKB memengaruhi output lainnya. Hasilnya berupa counter up berupa bilangan biner yang apabila dikonversi ke bilangan desimal memiliki selisih antara bilangan pertama dan kedua, kedua dan ketiga, dan seterusnya yang tidak selalu sama, misalnya 3, 4, 7, 8. Hal ini sebab pada rangkaian ini hanya dikendalikan oleh satu clock saja. Selain itu, rangakain ini bekerja secara bertahap di mana ouput dari flip flop yang pertama (Q0) akan menjadi input yang kedua, sehingga menghasilkan output kedua (Q1) yang nantinya akan menjadi input pada bagian yang ketiga, dan begitu seterusnya. Dengan demikian, outputnya akan berubah secara bertahap.

PERCOBAAN 2b
Pada percobaan 2b, digunanakan rangakain counter asinkronus dengan 6 buah saklar SPDT yang berfungsi sebagai input dan 2 buah IC, yaitu IC 74LS90 dan IC 7493. IC 74LS90 terdiri dari 6 input dan 4 output dimana 2 di antaranya dihubungkan ke clock dan 4 lainnya dihubungkan ke power. Kaki CKA dan CKB dihubungkan ke clock, kaki R0(1) dihubungkan ke B0, kaki R0(2) dihubungkan ke B1, kaki R9(1) dihubungkan ke B2 dan kaki R9(2) dihubungkan ke B3 dari saklar SPDT.  Sedangkan, IC 7493 memiliki 4 inputan dimana 2 di antaranya ke power dan 2 input lainnya terhubung ke clock. Kaki CKA dan CKB dihubungkan ke clock, bagian R0(1) dihubungkan ke B4, dan untuk R0(2) dihubungkan ke B5. Kedua IC ini bersifat fall time (aktif low) dimana dia akan aktif saat diberi inputan berupa 0. Sesuai dengan jenis rangkaian ini, output yang dihasilkan akan berubah-ubah dari kondi 0 ke 1 atau 1 ke 0. Pada rangkaian ini, input clock hanya diinputkan pada salah satu CKA saja sehingga dalam prosesnya, input CKB akan diperoleh setalah adanya ouotput Q0 yang kemudian memengaruhi input CKB atau dengan kata lain input clock pada CKB diperoleh secara bergilir dari CKA. Hasilnya berupa counter up berupa bilangan biner yang apabila dikonversi ke bilangan desimal memiliki selisih antara bilangan pertama dan kedua, kedua dan ketiga, dan seterusnya yang selalu sama, misalnya 0, 1, 2, 3, 4, dst.. Pada percobaan ini, IC 74LS90 hanya mengcounter sampai 9, sementara IC 7493 mengcounter sampai 15. Hal ini disebabkan oleh perbedaan IC yang digunakan dengan masing-masing komponen di dalamnya dan dipengaruhi juga oleh jumlah output yang dapat dikeluarkan oleh IC.

5. Video Rangkaian [Kembali]

video percobaan 2a




video percobaan 2b



6. Analisa [Kembali]

  1. Analisa kenapa output percobaan 2a mengcounter tidak beraturan!
    Jawab:
    Pada IC 7490 dan 7493, clock dan clk berfungsi sebagai input clock yang mengatur perubahan output pada counter. Clk adalah clock utama yang memicu perubahan hitungan dengan setiap sinyal naik-turun yang diterima, sementara clk biasanya digunakan untuk melanjutkan perhitungan atau sebagai pembagi frekuensi tambahan. Pada percobaan 2a terlihat bahwa kedua clock A dan B diberikan secara bersamaan, hal ini menyebabkan output yang dihasilkan menghasilkan bilangan biner secara acak.
  2. Analisa kenapa output percobaan 2b mengcounter secara berurutan?
    Jawab:
    Berdasarkan rangkaian yang telah dibuat, kita melihat bahwa ada perbedaan antara input clock A dan B dengan percobaan 2a. Pada percobaan 2b, dapat dilihat bahwa clock diberikan input secara seri atau secara berurutan sehingga output yang dihasilkan berurutan dari kecil hingga besar.
  3. Analisa kenapa output pada percobaan 2b pada IC 74LS90 hanya bisa mengcounter sampai 9 ?

    Jawab :

        IC 74LS90 adalah BCD (Binary Coded Decimal) counter, yang hanya menghitung dari 0 hingga 9 (0000 hingga 1001 dalam biner). Setelah mencapai nilai 9, counter otomatis kembali ke 0. Ini karena IC ini memiliki pembatas internal yang menyebabkan output kembali ke nilai awal setelah mencapai batas hitungan 9, sesuai dengan format BCD.

  4. Analisa kenapa output pada percobaan 2b pada IC 7493  bisa mengcounter sampai 15 ?                  Jawab:                                                                                                                                                 berbeda dengan IC74LS90 yang mampu mereset otomatis saat hitungan mencapai 9,IC 7493 ini memiliki kemampuan menghitunh hingga 15 dikarenakan pengaruh inputannya yang dipengaruhi oleh CLK A dan CLK B tanpa dilengkapi pin reset manual yang mengakibatkan output yang dikeluarkan akan menghitung hingga bit 1111 hal ini berbeda dengan percobaan 2a yang mampu reset otomatis pada hitungan 9

 


7. Link Download [Kembali]

  • Download Rangkaian Simulasi 2a klik disini
  • Download Rangkaian Simulasi 2b klik disini
  • Download Video percobaan 2a klik disini
  • Download Video percobaan 2b klik disini
  • Download Datasheet  IC74LS90  klik disini
  • Download Datasheet IC7493 klik disini
  • Komentar

    Postingan populer dari blog ini

    MODUL 1

    modul 2 sistem digital

    Tugas Pendahuluan 1 Modul 1 (Percobaan 1 Kondisi 10)