LA percobaan 1 modul 2




1. Jurnal [Kembali]

 






2. Alat dan Bahan [Kembali]

1. Module D’Lorenzo

Gambar 2.1 Module D’Lorenzo


2. Jumper


Gambar 2.2 Jumper


3. Software Proteus
Gambar 2.3 Logo Proteus 

3. Rangkaian Simulasi [Kembali]






    

4. Prinsip Kerja Rangkaian [Kembali]

   D FLIP FLOP
    D flip-flop adalah pengembangan dari RS flip-flop, tetapi dengan kondisi output yang lebih stabil dan tidak memiliki kondisi terlarang seperti pada RS flip-flop. D flip-flop memiliki satu input, yaitu input D (data). Rangkaian ini sama seperti RS flip-flop, tetapi salah satu input dilewatkan melalui gerbang NOT, sehingga kedua input selalu mempunyai logika yang berlainan. Pada saat input clock berlogika 1, input D akan diteruskan ke rangkaian SR flip-flop. Jika input D berlogika tinggi, maka output Q akan berada pada logika tinggi, dan jika input D berlogika rendah, maka output Q akan berada pada logika rendah. Pada saat input clock berlogika rendah, data output pada jalur Q akan ditahan, sehingga memori 1 bit dapat disimpan

-J-K FLIP FLOP 
  • Input: J-K flip-flop memiliki dua input, yaitu J dan K, serta satu input clock (CLK).
  • Output: Memiliki dua output, Q dan Q', di mana Q' adalah komplemen dari Q.

  • Cara Kerja

    1. Keadaan Stabil: Ketika kedua input J dan K berada pada logika rendah (0), output Q tetap pada keadaan sebelumnya.
    2. Reset: Jika J = 0 dan K = 1, maka output Q akan di-reset menjadi 0.
    3. Set: Jika J = 1 dan K = 0, maka output Q akan diset menjadi 1.
    4. Toggle: Jika kedua input J dan K berada pada logika tinggi (1), maka output Q akan beralih ke keadaan yang berlawanan (toggle) setiap kali terjadi pulsa clock

5. Video Rangkaian [Kembali]





6. Analisa [Kembali]









7. Link Download [Kembali]

  • Download HTML klik disini
  • Download Rangkaian Simulasi klik disini
  • Download Video percobaan klik disini
  • Download Datasheet Gerbang NOT [klik disini]
  • Download Datasheet Gerbang AND (2 input) [klik disini]
  • Download Datasheet Gerbang OR (2 input) [klik disini]
  • Download Datasheet Gerbang XOR (2 input) [klik disini]

    • Komentar

    Posting Komentar

    Postingan populer dari blog ini

    MODUL 1

    Gambar
    Gerbang Logika Dasar & Monostable Multivibrator [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... Tugas Pendahuluan 1 Tugas Pendahuluan 2 Laporan Akhir percobaan 2 Laporan Ahhir percobaan 3 1. Tujuan [Kembali] Merangkai dan menguji operasi dari gerbang logika dasar Merangkai dan menguji gerbang logika dasar, Aljabar Boelean, dan PetaKarnaugh Merangkai dan menguji Multivibrator 2. Alat dan Bahan [Kembali]  Panel DL 2203C    Panel DL 2203D    Panel DL 2203S    4. Jumper 3. Dasar Teori [Kembali] Gerbang Logika Dasar   1. Gerbang AND Gambar 1.1 (a) Rangkaian dasar gerbang AND (b) Simbol gerbang AND   Tabel 1.1 Tabel Kebenaran Logika AND Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol. 2. Gerbang OR Gambar 1.2 (a) Rangkaian dasar gerbang OR (b) Simbol gerbang OR   Tabel 1.2
    Baca selengkapnya
    Gambar
      BAHAN PRESENTASI UNTUK MATA KULIAH   ELEKTRONIKA   Oleh : Raditya Alfabi Haureza 2210952042     Dosen Pengampu : Darwison, M.T.   Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA”, Jilid 1, ISBN: 978-602-9081-10-7, CV Ferila, Padang  Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA”, Jilid 2,  ISBN: 978-602-9081-10-8, CV Ferila, Padang  Ian R. Sinclair and John Dunton, Practical Electronics Handbook, Newness, 2007 Jimmie J. Cathey, Theory and Problems of Electronic Device and Circuit, McGraw Hill, 2002 John M. Hughes, Practical Electronics: Components and Techniques, O’Reilly Media, 2016 Keith Brindley, Starting Electronics, Newness 3rd Edition, 2005 Robert L. Boylestad and Louis Nashelsky, Electronic Devices and Circuit Theory, Pearson, 2013
    Baca selengkapnya

    Tugas Pendahuluan 1 Modul 1 (Percobaan 1 Kondisi 10)

    Gambar
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja 5. Download   1. Kondisi [Kembali] (Percobaan 1 Kondisi 10) Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang AND dengan 3 input dan 4 input, kemudian gerbang OR dengan 2 dan 4 input,kemudian 1 gerbang XOR dan 2 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT. 2. Gambar Rangkaian Simulasi [Kembali] sebelum di simulasikan setelah disimulasikan 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali] Input (Saklar SPDT):  Ada 3 saklar SPDT (A, B, C), yang masing-masing bisa dihubungkan ke VCC (logika '1') atau ke ground (logika '0'). Kombinasi dari ketiga saklar ini akan menghasilkan 8 variasi data input (kombinasi dari A, B, dan C). Gerbang AND:  And adalah A * B * C, jika salah satu kali bernilai 0 maka kaki outputnya bernilai 0                      
    Baca selengkapnya